告别“死磕尺寸”，开启“时间缩微”新赛道

随着芯片制造工艺逼近物理极限，传统的“摩尔定律”逐渐失效，全球半导体行业急需寻找新的突破口。在2026年5月25日于上海召开的国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发布了“韬（τ）定律”。这是中国在全球半导体领域首次提出的产业发展新原则，标志着华为在芯片技术演进上开辟了一条全新的赛道。



过去半个多世纪，全球芯片行业一直遵循着“摩尔定律”——简单来说，就是通过把晶体管越做越小（即“几何缩微”），让芯片性能每隔一两年翻一番。但随着晶体管尺寸逼近物理极限，这条路不仅技术难度极大，研发与制造成本也呈指数级飙升。面对这一全球性难题，华为提出的“韬（τ）定律”不再单纯追求把晶体管画得更小，而是转向以“时间缩微”替代“几何缩微”。它的核心目标是通过系统性地降低芯片内部信号传播的时间常数（τ），也就是给信号传输“抄近道”，从而在不极致依赖最先进光刻工艺的前提下，实现晶体管密度与系统性能的双重突破。

硬核技术“逻辑折叠”：给信号传输修“立体高速”
为了实现“时间缩微”，华为构建了贯穿器件、电路、芯片到系统层面的全栈优化体系，其中最核心的技术就是“逻辑折叠”。打个通俗的比方，传统芯片的逻辑门大多平铺在二维平面上，就像城市里的平面道路，信号跑得远、容易堵车（延迟高）；而“逻辑折叠”技术则像是把平面道路改造成了立体的“多层立交桥”，通过三维布局大幅缩短了信号跑动的物理距离，从而极大提升了整体算力的效率。

从理论到量产：2031年剑指等效1.4纳米
“韬定律”并非纸上谈兵，而是已经经过了扎实的量产验证。何庭波透露，在过去六年的实践中，华为已成功设计并量产了381款遵循该定律的芯片。未来的路线图也十分清晰：近期来看，今年（2026年）秋季即将发布的全新麒麟手机芯片，将率先完整采用“逻辑折叠”技术，预计会带来性能的阶跃式大幅提升；远期目标则是，预计到2031年，基于“韬定律”的高端芯片，其晶体管密度将达到等同于1.4纳米制程的顶尖水平。何庭波在演讲最后强调，半导体行业的发展从来不是单打独斗。在“韬（τ）定律”的新路径下，华为期待与全球的科学家、工程师及产业伙伴紧密合作，共同推动半导体与电子产业的持续发展。